4E001 "Công nghệ" như sau:

a. "Công nghệ" theo Chú giải chung về công nghệ, cho việc "phát triển", "sản xuất" hoặc "sử dụng" thiết bị hoặc "phần mềm" được quy định tại 4A hoặc 4D;

b. "Công nghệ", theo Chú giải chung về công nghệ, ngoài công nghệ được quy định tại 4E001.a., cho việc "phát triển" hoặc "sản xuất" thiết bị như sau:

1. "Máy tính kỹ thuật số" có "hiệu năng đỉnh điều chỉnh" ("APP") vượt quá 24 TeraFLOPS có trọng số (WT);

2. "Cụm lắp ráp điện tử" được thiết kế đặc biệt hoặc được cải biến để tăng cường hiệu năng bằng cách kết hợp các bộ xử lý sao cho "APP" của tổ hợp vượt quá giới hạn tại 4E001.b.1.;

3. Các mặt hàng được quy định tại 4A506.b. hoặc 4A506.c.

c. "Công nghệ" cho việc "phát triển" "phần mềm xâm nhập".

Chú thích 1:

4E001.a. và 4E001.c. không kiểm soát "công bố lỗ hổng" hoặc "ứng phó sự cố mạng".

Chú thích 2:

Chú thích 1 không làm giảm quyền của cơ quan có thẩm quyền của Quốc gia thành viên EU nơi người xuất khẩu được thành lập trong việc xác minh sự tuân thủ 4E001.a. và 4E001.c.

CHÚ THÍCH KỸ THUẬT VỀ "HIỆU NĂNG ĐỈNH ĐIỀU CHỈNH" ("APP")

"APP" là tốc độ đỉnh đã điều chỉnh mà tại đó "máy tính kỹ thuật số" thực hiện các phép cộng và phép nhân dấu phẩy động 64 bit trở lên.

"APP" được biểu thị bằng TeraFLOPS có trọng số (WT), theo đơn vị 1012 phép toán dấu phẩy động đã điều chỉnh mỗi giây.

Các chữ viết tắt sử dụng trong Chú thích kỹ thuật này

số lượng bộ xử lý trong "máy tính kỹ thuật số"

số thứ tự bộ xử lý (i,...n)

thời gian chu kỳ của bộ xử lý (ti = 1/Fi)

tần số bộ xử lý

tốc độ tính toán dấu phẩy động đỉnh

hệ số điều chỉnh kiến trúc

Khái quát phương pháp tính "APP"

1. Đối với mỗi bộ xử lý i, xác định số phép toán dấu phẩy động 64 bit trở lên đỉnh, FPOi, được thực hiện trong mỗi chu kỳ đối với từng bộ xử lý trong "máy tính kỹ thuật số".

Chú thích:

Khi xác định FPO, chỉ tính các phép cộng hoặc phép nhân dấu phẩy động 64 bit trở lên. Tất cả các phép toán dấu phẩy động phải được biểu thị bằng số phép toán trên mỗi chu kỳ bộ xử lý; các phép toán cần nhiều chu kỳ có thể được biểu thị bằng kết quả phân số trên mỗi chu kỳ. Đối với bộ xử lý không có khả năng thực hiện tính toán trên các toán hạng dấu phẩy động từ 64 bit trở lên, tốc độ tính toán hiệu dụng R bằng không.

2. Tính tốc độ dấu phẩy động R cho mỗi bộ xử lý Ri = FPOi/ti.

3. Tính "APP" theo công thức "APP" = W1 × R1 + W2 × R2 + … + Wn × Rn.

4. Đối với 'bộ xử lý véc-tơ', Wi = 0,9. Đối với bộ xử lý không phải 'bộ xử lý véc-tơ', Wi = 0,3.

Chú thích 1:

Đối với bộ xử lý thực hiện các phép toán phức hợp trong một chu kỳ, chẳng hạn như phép cộng và phép nhân, mỗi phép toán đều được tính.

Chú thích 2:

Đối với bộ xử lý đường ống (pipeline), tốc độ tính toán hiệu dụng R là tốc độ nhanh hơn giữa tốc độ đường ống, khi đường ống đã đầy, và tốc độ không đường ống.

Chú thích 3:

Tốc độ tính toán R của mỗi bộ xử lý tham gia phải được tính ở giá trị tối đa có thể đạt được về mặt lý thuyết trước khi xác định "APP" của tổ hợp. Các phép toán đồng thời được coi là có khi nhà sản xuất máy tính công bố trong sổ tay hoặc tài liệu giới thiệu của máy tính về việc vận hành hoặc thực thi đồng thời, song song hoặc cùng lúc.

Chú thích 4:

Không tính các bộ xử lý chỉ giới hạn ở chức năng vào/ra và chức năng ngoại vi (ví dụ: ổ đĩa, truyền thông và hiển thị video) khi tính "APP".

Chú thích 5:

Không tính giá trị "APP" cho các tổ hợp bộ xử lý được (liên) kết nối bằng "mạng cục bộ", mạng diện rộng, các kết nối/thiết bị dùng chung vào/ra, bộ điều khiển vào/ra và bất kỳ kết nối truyền thông nào được thực hiện bằng "phần mềm".

Chú thích 6:

Giá trị "APP" phải được tính cho các tổ hợp bộ xử lý có chứa bộ xử lý được thiết kế đặc biệt để tăng cường hiệu năng bằng cách kết hợp, hoạt động đồng thời và dùng chung bộ nhớ.

Chú thích kỹ thuật:

1. Kết hợp tất cả các bộ xử lý và bộ tăng tốc hoạt động đồng thời và nằm trên cùng một đế chip (die).

2. Các tổ hợp bộ xử lý dùng chung bộ nhớ khi bất kỳ bộ xử lý nào có khả năng truy cập bất kỳ vị trí bộ nhớ nào trong hệ thống thông qua việc truyền phần cứng các dòng bộ nhớ đệm (cache line) hoặc từ bộ nhớ, mà không có sự tham gia của bất kỳ cơ chế phần mềm nào; điều này có thể đạt được bằng cách sử dụng "cụm lắp ráp điện tử" được quy định tại 4A003.c.

Chú thích 7:

'Bộ xử lý véc-tơ' được định nghĩa là bộ xử lý có các lệnh tích hợp thực hiện đồng thời nhiều phép tính trên các véc-tơ dấu phẩy động (mảng một chiều gồm các số từ 64 bit trở lên), có ít nhất 2 đơn vị chức năng véc-tơ và ít nhất 8 thanh ghi véc-tơ, mỗi thanh ghi có ít nhất 64 phần tử.

4E001"Công nghệ" như sau: